微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > srio doorbell

srio doorbell

时间:10-02 整理:3721RD 点击:
我在调试FPGA之间的srio时发现有时接收端接收到的doorbell信号总是在数据收完之前,而发送端我是先将数据发送完再发的doorbell,有没有办法保证每次收到doorbell的时候数据都接收完了?

搜pg007中,TX Request Reorder

你的优先级设置有问题吧,是不是你把doorbell设置优先级高于普通数据包

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top