时序约束出现问题

时间：10-02 整理：3721RD 点击：

我没有办法对时钟进行约束，出现的是这样的，我把它自动生成的注释掉还是不行，Ignored create_clock: Incorrect assignment for clock. Source node: SYSCLK already has a clock(s) assigned to it. Use the -add option to assign multiple clocks to this node. Clock was not created or updated.跪求解决方法

create_clock -add ......

create_clock -add ***

SYSCLK名字重了吧

7. The Quartus II TimeQuest
Timing Analyzer

恩谢啦请问一下我的pll时钟在recovery summary中的slack为负，这个咋解决，添加啥约束啊

把这个约束的条件放宽，要么就是修改自己的逻辑，中间添加寄存器什么的

这个只是我程序生成的一个pll时钟啊

看不到这个具体的路径。recovery一般是和异步pin有关系的吧

同问
我也遇到这个问题了

关注。

kankan

我在ise中遇到过控制信号被识别为时钟的情况，有人知道怎么回事吗?

上一篇：modelsim自动化打印coverage save
下一篇：求入门教程vivado

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类