微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 下面这个错误怎么解决?

下面这个错误怎么解决?

时间:10-02 整理:3721RD 点击:


quartus II的崩溃告警,自我经验,从13.0之后就很少出现这种了。10.0-12.0出现的最多。建议升级版本。

几个建议:
1)检查一下IO部分信号,是不是Signaltap去采IO寄存器的信号了?
2)删掉db文件,重新编译。

想起来了,还有可能是管脚分配的不合理导致的。
建议重新检查QSF文件,或者重新写生成QSF文件

1,我用的是13.0的版本,
2,qsf删除过也没用,
3,没用Signaltap,且db  incremental_db都删除过也不行,有过类似的错误删掉db  incremental_db可以,但这个不行。
4,给模块导入DESIGN PARTITON就可以了,但不知道为什么这样

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top