微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > AURORA 建链不稳

AURORA 建链不稳

时间:10-02 整理:3721RD 点击:
最近在做项目,用自己设计的K7板子与项目中K7的板子对接,现确认项目中采购的K7板子是好的,跑AURORA 1.25G,参考时钟用的是125M,发现单板自环是没有问题,也不报错,用两块板对接自环时,就会出现CHANNELUP LANEUP 周期性拉低的现象,用CHIPSCOPE抓信号发现是HARD_ERR SOFT_ERR报错引起LANEUP   CHANNELUP 拉低,差不多每隔十几毫秒会拉低十几个微秒这个样子,我怀疑是我的板子硬件问题,所以换了KC705的官方开发板和项目的板子测试下,发现还是会出现同样的问题,现在苦于身边没有好的示波器,也无法看到眼图,现求问群友们,这问题出现的可能原因在哪?

帮小编顶一下。  
其实我是看到小编的id进来的,我名字的缩写是yks



   小编现在问题解决了么?

周期性拉低可能是aurora的子模块中有个hotplug模块,里面有个参数使能信号,默认是1,改为0以后可能就好了,具体可以看pg046的文档有介绍

两块板子之间时钟补偿起作用了,经常拉低可能就是rx elastic buffer的门限设置不理想,时钟补偿效果不好,修改试试。

HARD_ERR SOFT_ERR 再往底下看是不是bufferr报出来的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top