微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > FIFO设计的那点事

FIFO设计的那点事

时间:10-02 整理:3721RD 点击:
FIFO复位时,空满信号复位时怎么是既空又满的状态,意义在哪,



   是不是因为读指针和写指针最初是一样的

你确定?会出现这种情况

不可能吧? 是不是寫錯了? 有更詳細的資訊嗎

这种现象不应该出现的,复位后应该是空状态。控制器是自己写的还是调用的IP?


别管是调用IP核,还是自己写。都应该是这样的,因为最初的读写指针相同,即表征空又表征满

是上电复位吗?这个你可以定义啊

FIFO空满判断一种方法是内部计数,计数值是0就是空;另一种方法是计数指针比缓存深度多一个bit,当读写指针低位相同时,判断最高位是否相同,最高位相同是空,不相同是满


是可以定义,但是定义要有意义才行的

显然是bug

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top