对于DFT或者TMAX如何减少test time？

时间：10-02 整理：3721RD 点击：

对于DFT或者TMAX如何减少test time?compression_mode算其中一个吧！还有没有其他方法?还有一位问题，需要计算其test时间：seria=4,dff_count=400,compression_chain=16,clk_period=40M,一对scan_in/scan_out

求大神指教啊，小弟感激万分！

自己顶起来！

上一篇：openCL对FPGA设计的影响有多大？
下一篇：ip核 RocketIO xilinx找不到在哪里？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器

栏目分类