微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于DDR4 IP core的使用问题

关于DDR4 IP core的使用问题

时间:10-02 整理:3721RD 点击:
大家好,我用生成向导生成了IP核,并在工程里面调用,synthesis过程没有出现问题,但是implementation的时候出现了这个问题, 见下图,



静待高手解答~

第一个出错的地方如图所示,

且,所有的错误地方全是关于c0_ddr4_dm_dbi_n这个接口的,且这个文件是MIG自动生成的,没办法修改,反观回来看自己的调用接口,也没有检查出什么问题。囧。

REALY NICE

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top