如何利用MIG对DDR3进行读写操作 xilinx 7系列

时间：10-02 整理：3721RD 点击：

菜鸟最近在学习XILINX A7的板子进行DDR3的学习生成了MIG7的控制核 app_*这些信号的逻辑该怎么操作处理不好有没有做过相关的求交流交流

我最近也在弄这个，同样小白

按照IP手册读写时序，控制相关信号

我现在按照那个网上的“仿真篇”initial_done拉高后跑出了数据，可是里面的数据杂乱无章，但是我想把自己要写的数据写进相应的地址(注释掉原来的traffic_gen模块)，也例化了一个异步fifo，100M时钟写入64bit数据，200M读出512bit到ddr3中。但是现在感觉还是不知道怎么替换才能出仿真结果。求前辈指点

thanks a lot

上一篇：vivado中bram的参数设置
下一篇：Xilinx FPGA使用参考建议

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器

栏目分类