微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ISE综合报告没有资源占有的问题

ISE综合报告没有资源占有的问题

时间:10-02 整理:3721RD 点击:
我综合了一个顶层模块,按道理不是应该显示总共的资源占用比吗?为什么只显示IO口呢?求大侠相助。这是层次图



然后点击



结果是这样的



是你的其他子模块和IO相比太小了吗?



   应该不是,我将各个子模块分别综合下来,加起来发现也占用了百分之20的资源了。就是不明白顶层模块为什么不能直接出来

估计是顶层连接有问题,功能全部被优化掉了。
建议先RTL sim,看看功能再说。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top