微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > VCS仿真卡死现象求解释

VCS仿真卡死现象求解释

时间:10-02 整理:3721RD 点击:
之前仿真正常,后来为了通用性,我把原来的test_case.pat中initial begin end之间的部分代码单独抽出来,写成了一个initial_head.v, 然后以include的方式放在原来的test_case.pat文件中,结果仿真卡死,运行不下去,但也不报错。
       请前辈帮忙分析一下是什么原因?感谢!

我也遇到了相似的问题,用vcs仿真运行到一半的时候卡死,但不报错,也不自动退出,如果小编已经解决了这个问题,求解答

tongyangwenti

把include的文件里面的代码全注视了呗,一句一句的加上去,看看是哪错了呗

上一篇:artix7 功耗问题
下一篇:Verilog简单问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top