求大神解答一下V6板子如何约束LUT
时间：10-02
整理：3721RD
点击：
就是输出前经过LUT来实现延时，比如经过两级非门，但是每次编译经过的都不一样，延时无法固定，求解答如何使每一次固定利用哪一个LUT呢?谢谢！万分感谢！
谢谢大神解答！谢谢啦！
你说的这事，planahead工具可以实现吧
谢谢回答，不过这个我知道，已经用了planahead打开了底层，就是不知道怎么样将底层的与门和非门位置固定在某一个LUT上