微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 哪位大牛谈一谈数字前端设计的学习步骤是?

哪位大牛谈一谈数字前端设计的学习步骤是?

时间:10-02 整理:3721RD 点击:
哪位大牛谈一谈数字前端的学习步骤。从那个方面入手,数电基础一定要有的。各种逻辑。Verilog语法。
学完这些,在看着什么书比较好呢。
有么有大牛能提出一套流程。😘

功能仿真,spyglass规则检查,DC综合


这个范围太广了。我的意思是,加入在学完数点基础,Verilog等基础课程后。下一步应该从哪里入手。例如,学习FIFO,同步电路,异步电路,低功耗设计。然而这些有没有哪些推荐的教材,资料。

http://bbs.eetop.cn/thread-320253-1-1.html

数字前端就是码verilog代码,有前途吗?我刚考上研究生,纠结方向


那就先自己动手写点程序



   当然有前途



   写代码为什么不做软件啊?工资还高



   因为我们的代码就是电路啊



   感觉verilog没有前途啊,现在已经有软件可以将算法层的代码转换成verilog了 ,我本来研究生也写v代码,现在转到eda软件这边了

做项目,找个大牛带着

数字电路、Verilog FPGA开发设计软件



   软件能转代码,但是转出来的代码效率一般比较差,凑合用用没问题,但是要结合架构,时序,算法通盘考虑,这个软件是做不到的。光写代码的确没啥技术含量,重要的是深入理解设计需求,制定相应的整体结构,确定软硬划分及最终实现方案。

Digital front-end designer 不只是verilog,以下是我的觀點
1. 電子電路,組合邏輯的了解
2. HDL - Verilog or VHDL 的熟練 and "thinking in hardware".
3. Perl / TCL script.
4. UNIX c-shell, sed, awk.
5. C / C++
6. Timing concept.
7. EDA tool
    a. Simulator - Modelsim, VCS, NC-verilog
    b. Debugger -  Verdi, nLint
    c. Synthesis - DesignCompiler, RTL Compiler
    d. STA - PrimeTime, ETS
    Nice to have
    e. equivalence-checking - Conformal , Formality.
配合上自己的專業,例如Network, Video/Image, USB or SATA link layer
應該可以成為不錯的Digital Front-end engineer.
互勉之



   你需要看一本书《胡说IC》,想要知道芯片设计流程请看我的博客,有详细介绍,或许会有帮助,里面有数字前端要用到的工具列举。http://www.eetop.cn/blog/html/30/1638430.html   我就是来推荐博客的。有问题,多交流,个人理解有误的地方请多多指教。


谢谢!


哈哈,可以可以。交个朋友。


例如,面积,速度的折中。这个需要用经验衡量的。而且时序做的好不好直接影响到后端的APR。



   我今天写了篇数字IC设计的学习步骤,有兴趣可以去看看。另外,对于后面我提的问题,如果能解答,将不胜感激!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top