微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 经过时钟切换ip后的时钟怎么约束

经过时钟切换ip后的时钟怎么约束

时间:10-02 整理:3721RD 点击:
现要对输出的时钟的频率进行选择,选择后的时钟要输出,怎么对输出的时钟进行约束。

在.sdc文件中加-add约束

create_generated_clock命令,-source为MUX输入端的时钟来源,-divide by N后面为MUX输出,最后需要用-add命令表明该输出会有多个时钟定义。把对应输入端的时钟定义完以后,因为实际情况下所有输入一次只可能有一个生效,所以要用set_clock_groups -logically_exclusive -group A -group B的方式把每一个时钟设置为逻辑上互斥的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top