fpga验证

时间：10-02 整理：3721RD 点击：

求同志们帮我指点下： 1. xilinx k7 fpga平台，soc系统频率设置48M,时序没有问题。略微提升到50M,时序都会报错。是什么原因?（时序报告上面有很多条路径setup 没有满足，但我感觉不至于，应该有别的原因吧?）
2. 固件驱动在fpga上面跑了一下，读写速度较慢，首先，从软件方面考虑，我想具体算出每步的速度，找出影响速度的问题，有什么方法或者参考书籍?
谢谢！也可q469751542@qq.com

上一篇：FPGA Tools Synthesis QoR Benchmark
下一篇：design compile 的 compile_ultra 指令

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器