代做毕业设计，接手项目

时间：10-02 整理：3721RD 点击：

本人硕士毕业，有5年FPGA工作经验，熟悉多种接口协议：I2C，SPI，Uart，Avalon总线，AXI总线，APB，Aurora接口，Sata，PCI总线，PCIe总线，熟悉Altera公司和Xilinx公司开发工具，有需要做本科毕业设计或硕士毕业设计，或公司私人项目的联系我。
qq：504267997

上一篇：求助！自己写了一段代码，ISE仿真输出为黄色的uuuuu是怎么回事啊？
下一篇：UART模块中波特率发生器的问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器

栏目分类