微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助:Design Compiler 综合之后的几个警告

求助:Design Compiler 综合之后的几个警告

时间:10-02 整理:3721RD 点击:
Warning:  /home/user/…… v:200: Intraassignment delays for nonblocking assignments are ignored. (VER-130)
Warning: Design rule attributes from the driving cell will be set on the port. (UID-401)
Warning: The specified replacement character (_) is conflicting with the specified allowed or restricted character.   (UCN-4)
初学没有任何经验,user_guid上也查不到说明。请问警告对综合结果有没有影响,去那里查相关说明
(UCN-4)、(VER-130)是什么意思

第一个应该是说你使用了 确定的delay 时间,比如 #30 之类的。
我猜的

后面两个warning可以忽略的

你可以man UCN-4
来看错误的说明



    感谢。谢谢指点

dddddddddddd

thank you very much

谢谢大家的指点,学习学习

请教下,我也遇到这个问题UCN-4,这个是什么类型错误,怎么解决?

学习啦


呵呵 我也学习啦

学习了,三克油



    UCN-4不知道您解决了这个warning了嘛? 我也看man了  有些没懂,还望请教哈。


really helpful, thanks very much

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top