微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > vivado老是报multi driver是怎么回事啊。而且basys3上的数码管总是微微亮起

vivado老是报multi driver是怎么回事啊。而且basys3上的数码管总是微微亮起

时间:10-02 整理:3721RD 点击:
目的是做一个不同按键不同闪烁方式的流水灯
但是我的时钟一直没有反应,数码管却一直有点光但是又不全亮
稍微改了以下又说led的某几位multi driver。
求助大佬
大概是这么写的
module lightwater(
    input [0:4]sw,
    input clk,
    output [0:7] led
    );
    reg [0:32] clkn=0;
    reg [0:4] clkn2=0;
    reg clk_10hz;
    reg clk_1hz;
   always @ (posedge clk)
        begin
        clkn<=clkn+1;
        clk_10hz<=(clkn<5000000)?1'b0:1'b1;
        if(clkn>10000000)
            clkn<=0;
        end
    always @ (posedge clk_10hz)
                begin
                clkn2<=clkn2+1;
                clk_1hz<=(clkn2<5)?1'b0:1'b1;
                if(clkn2>9)
                    clkn2<=0;
                end
    always @ (sw)//从左往右
       case(sw)
       5'b11110:
               begin
               led=8'b0000_0001;
               end
       5'b11101:begin
                led=8'b1000_0000;
              end   
       5'b11011:begin
            led=8'b0001_1000;
            end
       5'b10111:begin
        led=8'b1000_0001;
        end
       5'b01111:begin
        led=8'b0000_0000;
        end
        default :led=8'b1111_1111;
       endcase;
  
    always @(posedge clk_10hz)
        case(sw)
            5'b11110:
                begin
                    if(led==8'b1000_0000)
                        led=8'b0000_0001;
                    led=8'b1000_0000;
                end
            5'b11101:
                begin
                    if(led==8'b0000_0001)
                    led=8'b1000_0000;
                    led=led>>1;
                end
           5'b11011:
                begin
                    if(led==8'b1000_0001)
                    led=8'b0001_1000;
                    led[0:3]=led[0:3]<<1;
                    led[4:7]=led[4:7]>>1;
                end
            5'b10111:
                begin
                    if(led==8'b0001_1000)
                    led=8'b1000_0001;
                    led[0:3]=led[0:3]>>1;
                    led[4:7]=led[4:7]<<1;
                end
           default: led=8'b1111_1111;
        endcase;
            
    always @(posedge clk_1hz)
        case(sw)
        5'b01111:led=!led;
        endcase;
endmodule

你在两个不同的always里都用Led了,当然会multi driver。而且你第二个含led的always里将led赋值了两遍,而且是非阻塞赋值,逻辑完全不对啊。小编还是再好好看看语法吧,你这些都是组合逻辑了,led的状态变化应该写成一个简单的状态机,使用非阻塞赋值

很明显的多驱动啊,在两个块里都赋值,写的很混乱

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top