为什么按顺序向左移位数据会丢失？

result_16[15:0]<={result_16[14:0], mdi};在mdc_posedge上为高电平时进行移位赋值，
向左移位赋值语句，开始时还正常，但是计数到25时就开始不正常了
莫名就丢失了一个1，后来计数到27时又莫名丢了一个1

把 result_16[8] 丢了， 似乎是：
result_16[8:0]<={result_16[7:0], mdi};
是不是常量定义问题。

    您好，请问，您说的常量定义是指哪个常量啊，我没有定义特殊的常量

没丢数啊

感谢各位！已经解决问题了，是因为图中的是因为两个模块间的链接线应该是8位的，但是我忘了定义wire [7:0]  result_8了。导致result_8是一位的，当我把result_16的高八位付给result_8时，默认就丢了7位

在图中计数那里，到26/27的时候，向左移位，就发现原来移进来的1消失了