微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > rapidio问题请教

rapidio问题请教

时间:10-02 整理:3721RD 点击:
求助!
P2020过路由芯片tsi578后,通过rio接FPGA,FPGA中为srio IP。
目前P2020配置发送窗口为SWRITE,但FPGA抓到的包是NWRITE包,修改P2020窗口属性现象一致。
有大神遇到过这种情况么,求指教。

IP默认的packet type就是NWRITE,你是否修改IP的packt type寄存器

终于逮到一个用srio的人了,麻烦您给看一看我的帖子,也是关于srio的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top