微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于DDR3初始化不成功

关于DDR3初始化不成功

时间:10-02 整理:3721RD 点击:
本菜最近在做DDR3,用的是ISE14.7 mig1.9 生成的核,硬件是KINTEX7的PCIE开发板,用生成的example design 仿真init_calib可以拉高,但是下到板子里后init_calib一直不拉高,生成核的时候选的memory part 是mt8jsf12864hz-1g4,但是实际的硬件是mt4jsf12864hz-1g4(mig 1.9不支持该类型), 现在想用custom memory part 生成mt4jsf12864hz-1g4,但是相关的timing parameter在手册上只找到两个,而ip核的parameter有很多,求大神们指导:1,init_calib没拉高是不是memory part 没有选对?2,如果自己生成memory part相关的timing parameter在哪里找? 跪谢,

part一定要选对,时序参数在DDR3芯片手册上都会找到

我在手册上只找到了tRCD   t R P   还有t RC…但是生成核的时候要修改很多时间参数…不知道怎么弄!

内容自己整了个ddr3的条子,现在memory part 对上了但是还是不行,求大神指点迷津啊~谢谢

你的问题解决了吗,我的KC705开发板,init_calib_complete也一直为低电平;下载官网的测试程序也不正确,你是怎么解决的啊,谢谢



   你好!你的问题解决了吗?我也用KC705,遇到同样的问题,也是一直是DDR3初始化不成功,最后怎样解决的了?

顶一下帖子,希望有大神能够来解决下问题!

阻抗问题 加上CONFIG DCI_CASCADE

加上CONFIG DCI_CASCADE

一般初始化不成功的问题,多半是参数没配置对。



    never had such problem. mig is very stable.

最后怎么解决的呢,有谁可以分享一下吗



   你最后是哪里出了问题呢,我这里也是这样。我发现仿真的时候 reset 200us不满足,cke拉高距离reset拉高500us不满足。
   后来我把MIG  reset 加长也无法初始化成功。哎,cke可是在mig里面,我怎么不能去操作cke啊。
    你最后如何解决的呢



   请问你最后是如何解决的呢?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top