XiLinx spartan-6系列的FPGA开发板调试DDR3问题

时间：10-02 整理：3721RD 点击：

使用XiLinx spartan-6系列的XC6SLX25T-FGG484的FPGA开发板调试DDR3，型号使用MT41K256M16HA，由于PCB硬件上没有将FPGA上Zio和rZQ两个引脚拉低，DDR3调试不成功，硬件上通过跳线将这两个引脚拉低，但是还是失败，请问能够通过跳线串联电阻将引脚拉低吗?请问能不能通过软件配置引脚将其拉低?或者还有没有其他解决办法?

上一篇：XiLinx spartan-6系列的FPGA开发板调试SPI FLASH问题
下一篇：请教个初级问题，xilinx的ipcore都是免费的吗

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器