微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 8路GTX的数据缓存到各8路的FIFO中,但想同时将该8路的FIFO都读出来,可以吗?

8路GTX的数据缓存到各8路的FIFO中,但想同时将该8路的FIFO都读出来,可以吗?

时间:10-02 整理:3721RD 点击:
请问这种方式合理吗?这中间需要有什么处理?在线等谢谢各位大神能指教。

可以啊,通道对齐的概念。好多多通道的协议就是类似的原理啊

要保证写的最早的FIFO在写满之前,写的最晚的FIFO已经开始写数,这样就可以同时读了。如果上述条件满足的话,就可以从判断写的最晚的FIFO开始写数后,就可以同时读了



   你数据是连续的就不会多读啊,除非你每路FIFO有的一会有数据,一会没数据,各路之间没有相似性,比较混乱。各路数据之间关系是比较固定的才好做吧

应该可以吧,FIFO的作用不就是处理异步数据吗,你读出端的速度和写入端没关系,你当然可以在同一个时钟下同时读出多个FIFO的数据

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top