微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于vivado-Implementation过程中failed而没有error提示

关于vivado-Implementation过程中failed而没有error提示

时间:10-02 整理:3721RD 点击:
最近在用vivado开发一个项目,不时遇到RT的情况,经过多次尝试,发现在synthesis过程中有些选项不当会导致implementation过程失败,然而log文件却没有明显提示,比如 hierarchy的情况,以及bufg的数量。
不知道这个问题有什么特别的调试方法?或者是由于哪类原因导致的?

你好,我想问一下你的implementation失败但是没有错误报告这个问题解决了吗?我也遇到类似的问题,就是综合都是成功的,但是在implementation的布线阶段就会失败,但是没有错误报告。如果你解决了可否分享一下你当时是如何处理的,万分感谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top