APB wrapper for can controller

时间：10-02 整理：3721RD 点击：

刚参与IC设计，最近的设计中要将can controller挂在APB总线上，can读写数据是8bit，而APB总线是32bit。需要为can controller写个wrapper。
请教一下，对can controller的输出信号Pready如何处理，数据位宽如何转换?
恳请有经验的朋友不吝赐教！

没写一次，都要至少拉低pready三个周期，确保，4byte没消化完之前，没有新的数据进来

上一篇：xilinx altera tcl请教
下一篇：关于FPGA的选择及配置

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器