mig 数据位宽问题

时间：10-02 整理：3721RD 点击：

最近使用mig ip核有个问题搞不太明白了，请各位大神帮忙解答一下
我用spartan6 的板子，ddr型号为MT41J128M16XX-187E ，大小2Gbit *16 row:14位 col:10位 bank:3位
建立IP核的时候有一句话为：data bits per strobe:8这句话的意思代表什么?
另外我选的的一个双向端口128位，如果按芯片位宽16位来计算的话，每传输一个数据，地址不是应该加8吗?为什么datasheet中说需要加16?

上一篇：cpld能不能做施密特触发器？
下一篇：菜鸟求助---quartus中用vwf仿真出错

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器