CADENCE导出的EDIF文件的问题，求助！
时间：10-02
整理：3721RD
点击：
在CADENCE下以原理图输入方式做一个小电路，生成EDIF200文件，想用ISE软件下载到FPGA去，但提示出错。请问是什么原因?
后来又生成EDIF300文件，同样不行。
但是，用ECS软件做同样的电路，生成的EDIF200文件，可以用ISE软件下载到FPGA没问题。
后来又生成EDIF300文件，同样不行。
但是，用ECS软件做同样的电路，生成的EDIF200文件，可以用ISE软件下载到FPGA没问题。
有時就是這麼奇怪..