微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 异步fifo actual write depth那些事儿。

异步fifo actual write depth那些事儿。

时间:10-02 整理:3721RD 点击:
调用异步fifo ip核发现,我选择standard fifo设置write depth为32,actual write depth和actual read depth就自动变为31,是不是就意味着我只能写入31个数据,读出31个数据?

没错。总有一个cell不用,以免读写冲突。

那么我要想存储32个数据的话,就只有增大fifo深度咯?

是的,需要增加1.



    你好,请教一下,为什么不用一个cell就可以避免读写冲突?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top