altera C4器件能否实现双向LVDS端口？

时间：10-02 整理：3721RD 点击：

altera C4器件能否实现双向LVDS端口? 如果使用altlvds模块，只能使用4个pin，才能构成双向LVDS，
根据datasheet的要求，配置LVDS差分端口，VCCIO需要上2.5V，不过我的实验结果，用3.3v也可以（但是试验环境是
一片C4上实现TX，RX，并且共享PLL，可以实现LVDS传输，可是双机能否成功?目前没有实验条件）

你的时钟怎么弄?你不需要随路时钟。你用了DPA模式

上一篇：悬赏：算法封装到FPGA里面
下一篇：HDL designer

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器