微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 浮栅晶体管 存储

浮栅晶体管 存储

时间:10-02 整理:3721RD 点击:
有人见过三个浮栅晶体管串联做存储单元的吗?请问是怎么工作的

NAND不就是串联的吗?去看看资料



   是作EEPROM的存储单元



    一般就一个浮栅,三个浮栅的话应该是可以存,三bit,具体的例子没见过,sorry



感觉下面两个管用来选通(行列),而上面那个用来读写,这说得通吗?



   选通一般不会用浮栅的,普通transistor就够了,浮栅的话应该是用来存的


栅极悬空的管子怎么工作

悬空?你确定?怪了,不是dummy?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top