微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 差分时钟输入转单端时钟

差分时钟输入转单端时钟

时间:10-02 整理:3721RD 点击:
想问下,板上只有一个130M的差分时钟输入,这一对时钟连接到GTP_CLK,    那么我代码中其他的模块也需要时钟信号怎么办?
怎么可以转单端时钟,是不是像这样?
IBUFDS IBUFDS
(
.I(GTPD0_P),
.IB(GTPD0_N),
.O(GTPD0_left_i)
);
那么这个输出的时钟信号GTPD0_left_i 能不能作为全局时钟信号?或是可以作为DCM的输入时钟信号?
还有其他的方法吗?着急。之前没遇到过差分晶振。谢谢大家!

可以 但是需要 GTP 相关的模块  处理后输出


谢谢你,是不是时钟模块?输出的 USER_CLK?后来又仔细看了些手册才发现的。
BUFG user_clk_net_i
    (
        .I(clkout0_o),
        .O(USER_CLK)
    );
    BUFG sync_clk_net_i
    (
        .I(clkout1_o),
        .O(SYNC_CLK)
    );
对复位那部分还有些疑惑,
请问你有没有做过光纤传输?有些问题想请教下你。不知道能不能指点下。谢谢!

差分转单端就是这样做的,可以在里面用

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top