微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > xilinx ip核ROM的使用小疑问

xilinx ip核ROM的使用小疑问

时间:10-02 整理:3721RD 点击:
[attach]684412[/attach]
输入输出的设置,如图黄线所标,regestered 和non registered,到底有什么区别,会对使用这个ip核产生怎样的影响呢?




网速慢,图没有传上,再次补上。

最直观的现象是,输出有没有一个周期的延时

谢谢您的回答,解决了我的疑惑。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top