微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Modelsim is exiting with code 211

Modelsim is exiting with code 211

时间：10-02 整理：3721RD 点击：

Modelsim is exiting with code 211
在Xilinx 编译VHDL，然后到
Modelsim仿真时出现然后就自动关闭了，不知道是怎么回事，求大神指导啊

你应该将LM_LICENSE_FIEL只指定给modelsim.这样这个问题就解决了.

好东西

楼上瞎说嘛设置LM_LICENSE_FILE，那是安装modelsim时设置环境变量。应该是电脑内存不够，加大内存或者虚拟内存就可以了

上一篇：干货来袭，分享边缘检测工程，包括源代码，参考资料
下一篇：Vivado 里面添加逻辑器件的问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top