微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > vivado综合时ip core报错

vivado综合时ip core报错

时间:10-02 整理:3721RD 点击:
ddr3 mig的example工程,综合时报“module 'vio_twm_ddrx' not found”的error,已经添加ip的.xci工程文件,为啥会找不到呢?另外吐槽下vivado相比ise生成ip core真啰嗦,直接在工程路径中生成一堆文件夹,不如ise分开看着清爽~

没有遇到过



   已找到原因,原来两个ip core文件放到了一个directory

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top