微波EDA网，见证研发工程师的成长！ 2025濠电姴鐥夐弶搴撳亾濡や焦鍙忛柣鎴ｆ绾惧潡鏌熸潏鍓х暠缂佺媭鍨堕弻銊╂偆閸屾稑顏�04闂傚倸鍊搁崐椋庣矆娓氣偓楠炴牠顢曢敂钘変罕闂佺粯鍔曢幖顐ょ不椤栫偞鐓ラ柣鏇炲€圭€氾拷11闂傚倸鍊搁崐椋庣矆娓氣偓楠炴牠顢曢敃鈧粣妤佺箾閹存瑥鐏╃紒鐙€鍨堕弻銊╂偆閸屾稑顏� 闂傚倸鍊搁崐椋庣矆娓氣偓楠炴牠顢曢妶鍌氫壕婵ḿ鍘у▍宥団偓瑙勬磻閸楁娊鐛崶顒夋晢濠电姴鎳夐崑鎾诲锤濡や胶鍙嗛梺缁樻礀閸婂湱鈧熬鎷�婵犵數濮烽弫鎼佸磻濞戙垺鍋ら柕濞у啫鐏婇梺鎸庣箓椤︻垳绮婚鐐寸叆闁绘洖鍊圭€氾拷

55nm standard cell library如何选取？

时间：10-02 整理：3721RD 点击：

我知道综合时有FF/SS/TT, 综合时用SS的, 可以通过set_min_library加上FF库,但是下面的55nm standard 库有6个corner, 请教大神综合时该用哪个库, 另外几个库是干什么用的?

闂傚倸鍊搁崐椋庣矆娓氣偓楠炲鍨鹃幇浣圭稁缂傚倷鐒﹁摫闁告瑥绻橀弻鐔碱敍閿濆洣姹楅悷婊呭鐢帡鎮欐繝鍥ㄧ厪濠电倯鈧崑鎾绘煛鐎ｎ偆澧垫慨濠呮閹瑰嫰濡搁妷锔惧綒闂備胶鎳撻崵鏍箯閿燂拷...

闂傚倸鍊搁崐椋庣矆娓氣偓楠炲鍨鹃幇浣圭稁缂傚倷鐒﹁摫闁告瑥绻橀弻鐔碱敍閿濆洣姹楅悷婊呭鐢帡鎮欐繝鍥ㄧ厪濠电倯鈧崑鎾绘煛鐎ｎ偆澧垫慨濠呮閹瑰嫰濡搁妷锔惧綒闂備胶鎳撻崵鏍箯閿燂拷...

综合一般用最差的库，保证setup

用温度-40的还是125的?

Thanks！

上一篇：xilinx Rapid IO IP license
下一篇：这样计算累加是否合理？always后面必须跟wire？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类

射频专业培训教程推荐