Vivado能综合SystemVerilog吗？
时间：10-02
整理：3721RD
点击：
看到最新的Quartus Prime 15.1可以支持SystemVerilog，当然是可综合的部分，不知道Vivado和ISE是否支持?
主要是SystemVerilog可以在端口传递二维数组，有些场合会方便很多。
主要是SystemVerilog可以在端口传递二维数组，有些场合会方便很多。
传个数组没问题，但是我认为vivado SV的可综合部分支持不好
可综合子集已经可以用了，但需要多练练，验证部分支持的不够，复杂结构就别用了。
我觉得还是取决于你的代码是否可综合
一直在用vivado综合systemverilog语言RTL，只要是符合综合要求的，数据结构、包、接口、抽象类，均可综合，并生成BIT文件