pcie 的参考时钟问题

    1.在高速pcie，比如8G x4／x8，最好共用，否则速度可能协商不到。
   2.如果仅仅是pcie1.0，x1，不共用也行。

    谢谢回复，看到协议上说是独立时钟会限制SSC的使用。

是否共用的情况，spec里也有说明。
一起补充一下知识：
若共用ref clock，TX/RX clock需要保证<600ppm的频率偏差；
若不共用ref clock，TX/RX clock需要保证<5000+600ppm的频率偏差；（我理解是，因为非同源，各自有SSC，会额外多出5000）
至于切实存在的频率偏差，是靠elastic buffer & SKP 来弥补。
而频率偏差的大小，则决定了elastic buffer的深度.....
所以是否共用ref clock，设计上也会不一样的，
当然啦，不管三七二十一，直接把elastic buffer弄得足够深，另说....