DDR3读数据速度过低

时间：10-02 整理：3721RD 点击：

大家好，我最近在测试DDR3读数据的速率，我写了一个地址产生器，不断的产生地址，从DDR3里面读出数据。但是测试的时候发现，只有在循环读4个及小于4个地址的时候，DDR3的速度会很快，带宽利用率达到95%，读4个以上地址时，app_rdy就会非常高频率的拉低，导致读出速度变慢，大概只有23%的带宽利用率，求各位大神指点迷津

记得好像4个地址是DDR3操作的一个burst吧，看看仿真波形，再每读4个地址时，是不是都重复发读命令了

感谢您的回答，我已经找到原因了。原来是选成了TG_TEST模式导致的。修改参数后就可以达到95%的效率了。

这个，完全不懂啊。

请问小编，除了MEM_ADDR_ORDER = TG_TEST模式，你选的是哪个模式

BANK_ROW_COLUMN

不是很理解lz的模式选择，这个在生成mig时addr配置模式不就选择好了吗。MEM_ADDR_ORDER = BANK_ROW_COLUMN在哪个步骤设置?

上一篇：questasim无法使用verdi3的动态库生成fsdb文件
下一篇：新书《深入理解Altera FPGA 应用设计》出版倒计时

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类