DC综合错误解决办法求解

时间：10-02 整理：3721RD 点击：

Error: Register 'sar_reg1_reg[9]' could not be mapped because sequential output inversion is disabled or the exact_map option is used. (OPT-1218)
Error: The register 'sar_reg1_reg[9]' is not mapped because ofa lack of compatible library cells with correct clock/enable phase. (OPT-1217)
这两句错误，上次我解决了，今天怎么也想不起来了，求大神帮忙，不是什么大错误，上次怎么解决的实在想不起来了

我也遇到了，同问同问啊，小编你想起来没

上一篇：求推荐 FPGA 画时序图的软件
下一篇：求助USB OTG的代码

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器