微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 违反时序约束为什么不报错呢?

违反时序约束为什么不报错呢?

时间:10-02 整理:3721RD 点击:
我设的时序约束如下:
1,时序约束没有什么错误,并且起作用了(加与不加的延时明显不同)
2,加上约束后的延时为6.5ns,明显不符合规则啊,为什么不报错?
3,不是无法满足要求,因为如果我设set_min_delay 为3ns的话,延时可以为3.5ns左右的
set_max_delay -from [get_keepers {RAM_CTRL:inst7|bufa_o[0]}] -to [get_ports {BUFA[0]] 6.000
set_min_delay -from [get_keepers {RAM_CTRL:inst7|bufa_o[0]}] -to [get_ports {BUFA[0]}] 5.000

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top