微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 是什么导致的这样大的效率差距

是什么导致的这样大的效率差距

时间:10-02 整理:3721RD 点击:
之前项目中搭建的验证环境一直都是在windows下,HW:intel E7-4820 2GHz/ram 48G,OS:win server2008,EDA:questasim10.2c-64bit,仿真一个CASE需要大约1小时10分钟时间;
由于仿真效率问题,想移到linux环境下做并行加速,HW:intel E5620 2.4GHz/ram 48G,OS:linux RHEL6.4,EDA:questasim10.5c-64bit,没有使用并行加速的情况下,仿真一个CASE使用了36分钟的时间;已经提升了近一倍了;
为啥会有这么大的效率提升呢?

不知道

mark , 关注一下

可否分享下10.5c?

路过,看看而已



   公司网络不能上传,就是在官网上面下载的;

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top