求助：axi4 stream to video IP核

时间：10-02 整理：3721RD 点击：

我现在在使用这个IP核，按照数据手册，也用了一个VTC模块，用 axi4 stream to video 的输出使能来使能VTC模块，而且也能正确产生使能信号。但是 axi4 stream to video 的locked 这个信号一直为低，说明没有同步上输入的stream。解出来的 de，h,v什么的也不正常了。希望大家帮帮分析下，谢谢！

上一篇：formality verify failed
下一篇：关于fir滤波器

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器