关于DC综合对复位信号的设置问题

求助下，在DC综合时对复位信号应该怎么约束啊?
我在综合时，发现复位路径上出现了很大的Fanout，transition time很大，delay很大，导致时序不满足。
我的综合约束设置，对设计约束最大扇出为15，结果综合后复位路径上出现了扇出为80的情况。
做过很多实验，对reset信号不设置dont touch，设置为ideal net或者不设置ideal net，结果都无法解决复位信号的扇出问题。
求助各位大神，应该如何设置来解决复位信号的大扇出问题?

异步复位属于recovery/reset时间，综合时默认就不处理的呀，也不会影响时序。
一般是交给后端调fanout的。
小编是不是还把复位信号接到寄存器D端的了?否则不可能时序不满足

    果真异步复位信号进行了同步处理，导致复位连接到了Q端，应该怎么约束来避免呢，求教一下。

对reset做set case analysis，选定为1。
或者把数值异常大的那个timing arc设disable timing。
但注意这些设置不要写进给后端的sdc里。因为综合时不修，但后端要修的。