微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > app_rdy只高电平一下是怎么回事

app_rdy只高电平一下是怎么回事

时间:10-02 整理:3721RD 点击:
之前在ML605上用的1G的DDR3,现在是准备用4个G的内存条,现在是在软仿app_rdy只高一下下,该怎么办呢?求各位大神帮忙啊,数据和命令通道是分开控制的。

你好,我也遇到app——rdy仿真时只拉高一次,请问你是怎么解决的?



   结论是啥?app_rdy的工作机制是什么,为什么不像app_wdf_rdy一直为高?



   结论是啥?app_rdy的工作机制是什么,为什么不像app_wdf_rdy一直为高?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top