求助：ISE14.7 如何查看报告中的等效门电路

fpga的报告会以占用的LUT，slices来说明。每个lut的结构或者slices是可以映射到门电路的。但是这样并不准确。因为假设你的代码里面组合逻辑很多，寄存器很少。这样fpga是使用更多的slices里面的组合逻辑来实现你的功能。report里面的slices只是用了其中的组合逻辑。因此，评估的面积会偏大

   谢谢解答，我是网上搜资料发现可以直接看等效门电路才有此一问，当然等效出来的门电路数目只能供参考。还是要请教一下怎么把slice和lut换算成对应的门电路呢?

你好，我最近也在看FPGA设计花费的实际门数，发现ise14.7的版本已经没有这个参数Total equivalent gate count for design，好像只有ise9.1的才有，请问你最后咋弄的啊?非常感谢。