微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > VHDL语法问题

VHDL语法问题

时间:10-02 整理:3721RD 点击:
用xillinx fpga开发板,对sram(128k*8)进行复位操作。思路是置ram为写,对地址进行遍历,写入数据为0.
程序为
RST_SRAM: process(rst,clk,addr_reg)
begin
if(clk'event and clk='1')then
   if(rst='1')then
   CE<='0';WE<='0';OE<='1';
      if(addr_reg="11111111111111111")then
      addr_reg<="00000000000000000";
      data<=x"00";
      else
      addr_reg<=addr_reg+1;
      data<=x"00";
      end if;
  end if;
end if;
end process;
编译报错,在process那一行,# Error: COMP96_0046: systerm.vhd : (180, 11): Sequential statement expected
不是很明白问题出在哪里,望指教。

已解决

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top