vivado中DDR3读地址的问题

时间：10-02 整理：3721RD 点击：

关于vivado中DDR3读地址问题：第一次读首地址是0,8,16,...，突发长度是8。第二次读DDR3中部分数据，但首地址不再是8倍数，而是随机的，比如1,9，...,突发长度也是8。这种情况下读出来的数据是错误的，请问这种情况怎么解决?补充：写首地址是8的倍数，突发长度是8。写数据没错，第一次读数据也没错，错在第二次读。

解决了没，正在调试，发现读出的数据和写入的数据对不上，虽然读出的数据是连续的，但是却不是指定地址的

上一篇：不同版本的Synopsys Reference Methodology会多大不同
下一篇：sigma-delta调制器的verilog实现，请教输入信号设置问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器