关于ASIC前端代码中寄存器的复位
时间：10-02
整理：3721RD
点击：
最近在做ASIC设计的前端verilog代码，代码中所有的寄存器都需要复位信号吗?还是只对一些控制寄存器进行复位呢?因为如果对所有寄存器都进行复位的话会增加面积也会增加fanout
如果你有Formal ABV工具检查没有复位的寄存器都是安全的，那就不需要所有寄存器都复位。
事实上也有帮你去掉冗余寄存器复位的工具（Calypto PowerPro）http://s3.mentor.com/calypto/TEC ... dset%40ARM_0916.pdf
多谢啊，我看看文档，powerpro这个工具怎么去掉冗余寄存器复位呢，有没有这个工具的链接