微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > xilinx rapid io ip核

xilinx rapid io ip核

时间:10-02 整理:3721RD 点击:
俺在调试k7与dsp6678之间的srio接口,初始化成功,但是dsp卡在match id,maintence 中,求大神帮忙啊。还有想和大家讨论下xilinx srio ip核的例子中的自带例子中maintenance port的作用,文档上说是配置local 和 remote ip核的寄存器,但是在example_primary 模块中使用了maintenance port,但是在example_mirror模块中没有使用maintenance port 问什么呢?
若fpga作为从设备,那么srio ip和在配置时有需要特别注意的地方吗?

小编,你好!想请问一下,我用dds生成了一个正弦波输入到srio,但是port和link一直为低,是不是由于只用了一片srio不行,如果把它进行自环是不是将gttx和gtrx相连接啊?本人菜鸟,希望你能帮我解答一下,谢谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top