微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > FFT IP核输出为高阻态为啥

FFT IP核输出为高阻态为啥

时间:10-02 整理:3721RD 点击:


fft取32点为啥信号出来是高阻态呢?好奇怪啊

没有复位?


有啊,那个rst就是,改了好半天还是高阻态


看一下最后输出寄存器时钟信号,输入信号有没有。
一般高阻都是没有时钟,使能无效引起。



   你好,我也遇到相同的问题,我看你时钟、复位、输入都没有问题,请问最后是怎么解决的,谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top