异步电路与同步电路的区别
时间:10-02
整理:3721RD
点击:
异步电路与同步电路的区别:Altera FPGA_CPLD设计高级篇中是这么讲的

但是也有说电路逻辑使用统一时钟是同步电路,否则属于异步逻辑,有没有确切的说法?

但是也有说电路逻辑使用统一时钟是同步电路,否则属于异步逻辑,有没有确切的说法?
同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 同步时序逻辑电路的特点:各触发器的时钟端全部连接在一起,并接在系统时钟端,只有当时钟脉冲到来时,电路的状态才能改变。改变后的状态将一直保持到下一个时钟脉冲的到来,此时无论外部输入 x 有无变化,状态表中的每个状态都是稳定的。 异步时序逻辑电路的特点:电路中除可以使用带时钟的触发器外,还可以使用不带时钟的触发器和延迟元件作为存储元件,电路中没有统一的时钟,电路状态的改变由外部输入的变化直接引起。
这也是我看来的。
